

# SUMADORES



Rodrigo Nevado Anton  
Sergio Gomez Rodriguez

(Grupo5)

# Sumadores

---


- ❑ Los circuitos aritméticos posibilitan las operaciones de cálculo en la tecnología digital y representan la base para el desarrollo de los sistemas computacionales.
- ❑ En nuestro caso los circuitos digitales sumadores realizan la suma aritmética de dos números enteros positivos, aunque se pueden desarrollar para otros formatos de descripción numérica.
- ❑ No solo existe un tipo de estructura de circuitos digitales sumadores sino que existen muchas diferenciándose en su tamaño y velocidad.
- ❑ Para operandos de entrada de un bit A y B existen dos estructuras el full-adder (sumador completo) o half-adder (semi-sumador) que no contiene acarreo de entrada
- ❑ Existirán dos bits a la salida de cada suma que será S (suma) y el acarreo de salida (Co) a partir de la tabla que se genera se pueden sacar sus funciones lógicas siendo las siguientes:

# sumadores

---

## □ Medio sumador

Un medio sumador es un sumador capaz de sumar dos datos de un sólo bit y producir un bit de acarreo de salida. Como se muestra en el siguiente diagrama de bloques




La manera como realiza la suma y produce el acarreo el medio sumador se desglosa en la siguiente tabla de verdad

# sumadores

---

A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

De lo cual es evidente la expresión lógica para cada salida:  $C = A \cdot B$  y  $S = A \oplus B$ . Con lo cual, la implementación del medio sumador es como se muestra a continuación




# sumadores

---

## □ Sumador completo de un bit

El medio sumador no puede ser interconectado con otros medios sumadores para formar un sumador más grande, por ello es necesario diseñar un sumador que admita otra entrada aparte de los datos a sumar, es decir, un sumador de 3 datos de 1 bit, éste es denominado sumador completo y su diagrama de bloques es como se muestra a continuación



# Sumador completo de un bit


En la siguiente tabla de verdad se muestra la manera como este sumador realiza su función

A	B	Co	C <sub>1</sub>	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Un análisis de esta tabla de verdad y el uso de Mapas de Karnaugh nos lleva a las siguientes expresiones para C<sub>1</sub> y S:

$$S = A \oplus B \oplus C_0, \quad C_1 = AB + (A \oplus B)C_0$$

Con lo cual la implementación del sumador completo es como se muestra en la siguiente figura



# Sumadores

## Sumador completo

En la practica, los circuitos sumadores manejan informaciones binarias con una longitud de palabra superior a un bit, por lo que es preciso ampliar la funcionalidad del semisumador a un dispositivo capaz de realizar sumas binarias de n bits.

Desde un punto de vista genérico sean A y B dos informaciones binarias de n bits:

$$A = A_{n-1} A_{n-2} \dots A_2 A_1 A_0$$

$$B = B_{n-1} B_{n-2} \dots B_2 B_1 B_0$$

La suma  $A + B$  será un proceso de n sumas parciales, comenzando por los dos bits de peso menor. Se comienza con  $A_0$  y  $B_0$  dando esto un  $S_0$  y un bit de acarreo  $C_0$  que se propagará como elemento integrante de la suma, en los siguientes dos bits en orden ascendente de peso. A partir de entonces el resultado de todas las operaciones incorporara un bit de suma  $S_i$  y un bit de acarreo  $C_i$  que se propagara como elemento integrante de la suma en los dos bits siguientes y así sucesivamente.

$$S = C_{n-1} S_{n-1} S_{n-2} \dots S_2 S_1 S_0$$

# Sumadores


Para sumadores de  $N$  bits un método natural de realizar la suma es situar sumadores completos en modo "ripple" o en serie, de forma que desde el bit menos significativo hacia el más significativo el acarreo de entrada del bit  $j$  esté conectado al acarreo de salida del bit  $j-1$ .

El primer bit se puede construir con un semisumador mientras que los demás bits requieren un sumador completo, en este caso se tiene un semisumador de  $N$  bits.

Si en el primer bit se utiliza un sumador completo, el circuito dispone además de acarreo de entrada  $C_i$  y se tiene un sumador completo de  $N$  bits. Tener acarreo de entrada permite un mejor funcionalidad del circuito, como por ejemplo poner en serie dos (o más) sumadores de  $N$  bits para formar un sumador de  $2N$  bits.

En cualquier caso se tienen  $N+1$  bits de salida:  $N$  de suma  $S$  y un acarreo de salida  $C_o$ .

El tiempo de propagación de este sumador es proporcional al número  $N$  de sumadores en serie.



# Sumadores

- El sumador “ripple” es un sumador lento. Para construir sumadores rápidos hay que intentar paralelizar el cálculo de los acarrees. El método “carry look-ahead” genera los acarrees en paralelo obteniendo su expresión lógica de forma recursiva:
- Para cada bit  $j$  se obtiene de  $A_j$  y  $B_j$  en paralelo el “Carry-Propagate”  $P_j$  que indica las condiciones bajo las cuales el acarreo se propaga de la entrada a la salida, y el “Carry-Generate”  $G_j$  que indica las condiciones bajo las cuales se genera acarreo de salida independientemente del acarreo de entrada.

T1  $\boxed{\begin{matrix} P_j = A_j \oplus B_j \\ G_j = A_j B_j \end{matrix}}$       hay un 1 en  $A_j$  ó en  $B_j$ , se propaga el acarreo  
hay dos 1s entre  $A_j$  y  $B_j$ , se genera acarreo.

$C_0 = G_0 + P_0 C_i$ , hay acarreo si se genera o si se propaga con  $C_i$  a 1.

- Para 4 bits se generan los acarrees en paralelo:


T2

$$\begin{aligned} C_1 &= G_0 + P_0 C_i \\ C_2 &= G_1 + P_1 C_1 = G_1 + P_1 (G_0 + P_0 C_i) = G_1 + P_1 G_0 + P_1 P_0 C_i \\ C_3 &= G_2 + P_2 C_2 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_i \\ C_0 = C_4 &= G_3 + P_3 C_3 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + \\ &\quad + P_3 P_2 P_1 P_0 C_i \end{aligned}$$

# Sumadores


- Una vez generados los acarrees se generan las salidas también en paralelo:

$$\begin{aligned} S_0 &= P_0 \oplus C_i \\ S_j &= P_j \oplus C_j \end{aligned} \quad \begin{array}{l} \text{para } j = 0 \\ \text{j entre 1 y 3.} \end{array}$$



- El circuito se construye en paralelo a a partir de las ecuaciones de T1, T2 y T3.

Las ecuaciones que definen los acarrees son cada vez más grandes, luego no es rentable continuar aumentando el circuito. Una solución es poner sumadores "carry look-ahead" de 4 bits en serie.



Otra solución es llevar la estructura de "carry look-ahead" a más niveles, la expresión de  $C_o$  también se puede poner de la forma:


$$C_o = G + P C_i, \text{ siendo}$$

$$C_o = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_4 P_3 P_2 P_1 C_i, \text{ luego}$$

$$G = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0$$

$$P = P_4 P_3 P_2 P_1$$

donde G y P son el "carry-generate" y el "carry-propagate" de una suma de 4 bits. Si se añaden las ecuaciones de G y P a T2 se pueden realizar sumadores de 16 bits con esta estructura, que se puede llevar a más bits utilizando más niveles de T2 (64 bits, 4 grupos de 16 con un nivel más).





# Descripcion en VHDL de un sumador completo

- ❑ Library ieee;
- ❑ Entity Sumador is
- ❑ Port ( a, b, co: in bit ;s , cout : out bit);
- ❑ End sumador;
- ❑ Architecture caso1 of sumador is
- ❑ Begin
- ❑   Process(a,b,cin)[poner las entradas]
- ❑    Begin
- ❑      If( a='1' and b='1' or
- ❑        a='1' and co='1' or
- ❑        b='1' and co='1')
- ❑        Then cout <='1' ;
- ❑        Else cout <='0' ;
- ❑        End if;
- ❑      If ( a='0' and b='0' and c='1' or
- ❑        a='0' and b='1' and c='0' or
- ❑        a='1' and b='0' and c='0' or
- ❑        a='1' and b='1' and c='1')
- ❑        Then s<='1' ;
- ❑        Else s<='0' ;
- ❑        End if;
- ❑    End process;
- ❑ End caso1;

- ❑ Tabla de verdad del sumador completo

A	B	Co	C <sub>1</sub>	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


# Sumador completo de 4 bits

---


- ❑ library ieee;
- ❑ use ieee.std\_logic\_1164.all;
- ❑ use ieee.std\_logic\_signed.all;
- ❑ -- Estas sentencias reconocen el tipo std\_logic y las operaciones aritméticas sobre él.
- ❑ entity addr4 is
- ❑ port (A, B: in std\_logic\_vector(4 downto 1);
- ❑       Cin: in std\_logic;
- ❑       S: out std\_logic\_vector(4 downto 1);
- ❑       Cout: out std\_logic);
- ❑ end addr4;
- ❑ architecture comportamiento of addr4 is
- ❑ signal sum: std\_logic\_vector(5 downto 1); -- Variable intermedia para acumular la suma
- ❑ begin
- ❑ -- Expande A a 5 bits por concatenación, y realiza la suma en 5 bits
- ❑ Sum <= ('0' & A) + B + Cin;
- ❑ S <= Sum(4 downto 1); - Los bits de suma son los cuatro bits menos significativos.
- ❑ Cout <= Sum(5); -- El bit de acarreo es bit más significativo
- ❑ end comportamiento;

# Sumador completo 74LS83

En la siguiente figura se muestra el diagrama funcional del 74LS83 (sumador binario de 4 bits)




	C <sub>0</sub>	A <sub>1</sub>	A <sub>2</sub>	A <sub>3</sub>	A <sub>4</sub>	B <sub>1</sub>	B <sub>2</sub>	B <sub>3</sub>	B <sub>4</sub>	Σ <sub>1</sub>	Σ <sub>2</sub>	Σ <sub>3</sub>	Σ <sub>4</sub>	C <sub>4</sub>
Logic Levels	L	L	H	L	H	H	L	L	H	H	H	L	L	H
Active HIGH	0	0	1	0	1	1	0	0	1	1	1	0	0	1
Active LOW	1	1	0	1	0	0	1	1	0	0	0	1	1	0



# Circuitos con sumadores

## □ 1

**Convertidor BCD - BCD exceso tres.**- Una aplicación directa de un sumador de cuatro bits como el 7483 es un convertidor de BCD a BCD exceso tres que se puede realizar sumando al dato de entrada A, una constante  $B = 3 = (0011)_2$  como se muestra en la figura siguiente





**Sumador BCD.**- El problema de sumar dos datos BCD usando un sumador binario (como el 7483) ocurre cuando el resultado de la suma es mayor que 9, ya que entonces el sumador binario producirá un resultado erróneo en BCD.


Por ejemplo, al sumar  $4+7$  el resultado binario será  $15=(1111)_2$  mientras que el resultado esperado en BCD es  $15=(1\ 0101)_{BCD}$ . Obsérvese que si al 15 producido por el sumador binario le sumáramos un 6:  $15+6=21=(10101)_2$  ¡El resultado sería correcto en BCD!

Lo ilustrado en el caso de la suma  $4+7$  se cumple en general, de manera que para realizar una suma de dos datos BCD se procederá de la siguiente manera:

- i. Si el resultado es menor que 10 es correcto tanto en binario como en BCD
- ii. Si el resultado es mayor o igual que 10, el resultado correcto en BCD es el resultado en binario más 6

Lo anterior se puede resolver usando un par de sumadores binarios: uno para realizar la primera suma y otro para realizar la corrección (sumar 6) en el caso necesario. Además se requiere un circuito lógico comparador para que active un indicador de que el resultado es mayor o igual que 10.

En la siguiente figura se muestra la implementación del sumador de dos dígitos BCD



# Problemas propuestos

---

- 1• Diseñar utilizando únicamente semisumadores y sumadores completos un circuito digital que realice la multiplicación de un número binario de dos bits por otro de tres bits
- 2• Diseñar un circuito que realice la operación aritmética:  
 $O = 6X + Y$
- 3• Realizar la suma de 2 números de 16 bits utilizando el menor número posible de sumadores completos ("74LS83").
- 4• Diseñar un circuito que realice la operación aritmética:  
 $O = 5X + 2Y + Z$   
para operandos  $X (x_1x_0)$ ,  $Y (y_1y_0)$  y  $Z (z_1z_0)$  de dos bits, utilizando el menor número posible de semisumadores de dos bits de operandos de entradas  $A (a_1a_0)$  y  $B (b_1b_0)$