



Sumadores

Alfonso González
Cintia González
Eric Alvarado




Definición

- ▶ En electrónica un sumador es un circuito lógico que calcula la operación suma. En los computadores modernos se encuentra en lo que se denomina Unidad aritmético lógica (ALU). Generalmente realizan las operaciones aritméticas en código binario, decimal: BCD o exceso 3, por regla general los sumadores emplean el sistema binario. En los casos en los que se esté empleando un complemento a dos para representar números negativos el sumador se convertirá en un sumador-restador (Adder-subtractor).



Tipos de sumadores

- ▶ Half-Adder
- ▶ Full-Adder
- ▶ Método Ripple
- ▶ Carry-Look-Ahead




Semisumador

- ▶ Se denomina semisumador a un circuito que admite 2 bits como entrada y genera como salida:
 - Un bit que representa la suma de los 2 bits de entrada
 - Otro bit que representa el acarreo generado por la suma

La Tabla de verdad de este circuito puede deducirse a partir de las reglas de la suma binaria

A	B	Co	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0


A,B → sumandos
Co → acarreo de salida
S → suma



- ▶ A partir de esta tabla de verdad se puede observar que la suma puede implementarse con una operación XOR y el acarreo de salida con una operación AND

$$Co = A \cdot B$$

$$S = A \oplus B$$



Full-Adder

- ▶ La principal diferencia entre el sumador completo y el semisumador es que este admite un valor que represente un acarreo de entrada.

Ci	A	B	Co	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

A,B

→

sumandos

Ci

→

acarreo de entrada

Co

→

acarreo de salida

S

→

suma

- ▶ Dado que podemos expresar la suma de dos bits con la operación XOR, podemos expresar la suma de dos bits y un acarreo de la siguiente forma:

$$S = A \oplus B \oplus C_i$$

- ▶ El acarreo de salida será uno en dos circunstancias:
 - Cuando las 2 entradas A y B sean 1
 - Cuando la suma de las 2 entradas sea 1 y el acarreo de entrada también sea 1.


		C_i	
		0	1
AB	00		
	01		1
	11	1	1
	10		1

$$C_o = AB + AC_i + BC_i = AB + C_i(A + B) = AB + C_i(A \oplus B)$$


- Se puede implementar el circuito sumador full-adder usando dos puertas XOR, dos puertas AND y una puerta OR.

$$S = A \oplus B \oplus C_i$$

$$C_o = AB + C_i(A \oplus B)$$



- ▶ Es posible implementar el circuito sumador full-adder utilizando dos semisumadores
 - El primer semisumador suma los 2 bits.
 - El segundo suma el resultado con el acarreo de entrada.
 - Habrá acarreo de salida si cualquiera de los dos semisumadores genera un acarreo.




Vhdl full-adder


```
Library ieee;
Entity Sumador is
Port ( a, b, co: in bit ;s , cout : out bit);
End sumador;
Architecture caso1 of sumador is
Begin
  Process(a,b,cin)
  Begin
    If( a='1' and b='1' or
      a='1' and co='1' or
      b='1' and co='1')
      Then cout <='1';
      Else cout <='0';
    End if;
    If ( a='0' and b='0' and c='1' or
      a='0' and b='1' and c='0' or
      a='1' and b='0' and c='0' or
      a='1' and b='1' and c='1')
      Then s<='1';
      Else s<='0';
    End if;
  End process;
End caso1;
```

Método Ripple


- ▶ Un circuito sumador completo permite sumar dos números de un bit con un acarreo de entrada y generar un acarreo de salida.
- ▶ Como regla general, un sumador binario de cualquier número de bits puede realizarse conectando en cascada varios sumadores completos de un bit



- El primero de los acarreos de entrada debe estar siempre a cero ya que representa el acarreo inicial en los bits menos significativos.



- El principal problema de esta conexión en serie de sumadores es que el retardo del circuito depende de la propagación del acarreo a lo largo de todo el sumador.



Carry Look Ahead

- ▶ Este sumador, llamado también sumador paralelo con acarreo anticipado, realiza la suma aumentando la velocidad de proceso sobre la conexión en serie. Lo logra mediante la generación de todos los bits de acarreo en el mismo proceso de calculo de las sumas parciales.
- ▶ Para poder anticipar el valor del acarreo hay que dividir la función que lo expresa en otras dos funciones

$$C_{i+1} = AB + C_i(A \oplus B)$$


$\underbrace{\hspace{1.5cm}}_{\rightarrow G_i \rightarrow \text{generación de acarreo}} \quad \underbrace{\hspace{1.5cm}}_{\rightarrow P_i \rightarrow \text{propagación de acarreo}}$

$$C_{i+1} = G_i + C_i \cdot P_i$$

- Si suponemos un sumador de 4 bits podemos calcular cada uno de los acarreos intermedios

$$\begin{aligned}
 C_1 &= G_0 + P_0 C_i \\
 C_2 &= G_1 + P_1 C_1 = G_1 + P_1 (G_0 + P_0 C_i) = G_1 + P_1 G_0 + P_1 P_0 C_i \\
 C_3 &= G_2 + P_2 C_2 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_i \\
 C_4 &= G_3 + P_3 C_3 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + P_3 P_2 P_1 P_0 C_i
 \end{aligned}$$

$$S_j = A_j \oplus B_j \oplus C_i = P_j \oplus C_i$$



Circuito comercial 74283

54LS283/DM54LS283/DM74LS283 4-Bit Binary Adders with Fast Carry

General Description


These full adders perform the addition of two 4-bit binary numbers. The sum (S) outputs are provided for each bit and the resultant carry (C4) is obtained from the fourth bit. These adders feature full internal look-ahead across all four bits. This provides the system designer with partial look-ahead performance at the economy and reduced package count of a ripple-carry implementation.

The adder logic, including the carry, is implemented in its true form meaning that the end-around carry can be accomplished without the need for logic or level inversion.

Features

- Full-carry look-ahead across the four bits
- Systems achieve partial look-ahead performance with the economy of ripple carry
- Typical add times
Two 8-bit words 25 ns
Two 16-bit words 45 ns
- Typical power dissipation per 4-bit adder 95 mW
- Alternate Military/Aerospace device (54LS283) is available. Contact a National Semiconductor Sales Office/Distributor for specifications.

Connection Diagram



Recommended Operating Conditions

Symbol	Parameter	DM54LS283			DM74LS283			Units
		Min	Norm	Max	Min	Norm	Max	
V_{CC}	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
V_{IH}	High Level Input Voltage	2			2			V
V_{IL}	Low Level Input Voltage			0.7			0.8	V
I_{OH}	High Level Output Current			-0.4			-0.4	mA
I_{OL}	Low Level Output Current			4			8	mA
T_A	Free Air Operating Temperature	-55		125	0		75	°C


Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 1)	Max	Units
V_i	Input Clamp Voltage	$V_{CC} = \text{Min}$, $i_i = -10 \text{ mA}$			-1.5	V
V_{OH}	High Level Output Voltage	$V_{CC} = \text{Min}$, $I_{OL} = \text{Max}$ $V_L = \text{Max}$, $V_H = \text{Min}$	DM54 2.5 DM74 2.7	3.4		V
V_{OL}	Low Level Output Voltage	$V_{CC} = \text{Min}$, $I_{OL} = \text{Max}$ $V_L = \text{Max}$, $V_H = \text{Min}$ $I_{OL} = 4 \text{ mA}$, $V_{CC} = \text{Min}$	DM54 DM74 DM74	0.25 0.25 0.25	0.4 0.5 0.4	V
i_i	Input Current @ Max Input Voltage	$V_{CC} = \text{Max}$ $V_i = 7 \text{ V}$	A, B C0		0.2 0.1	mA
I_{IH}	High Level Input Current	$V_{CC} = \text{Max}$ $V_i = 2.7 \text{ V}$	A, B C0		40 20	μA
I_{IL}	Low Level Input Current	$V_{CC} = \text{Max}$ $V_i = 0.4 \text{ V}$	A, B C0		-0.8 -0.4	mA
I_{OS}	Short Circuit Output Current	$V_{CC} = \text{Max}$ (Note 2)	DM54 DM74	-20 -20	-100 -100	mA
I_{CC1}	Supply Current	$V_{CC} = \text{Max}$ (Note 3)		19	34	mA
I_{CC2}	Supply Current	$V_{CC} = \text{Max}$ (Note 4)		22	38	mA


Switching Characteristics at $V_{CC} = 5V$ and $T_A = 25^\circ C$ (See Section 1 for Test Waveforms and Output Load)

Problema

- ▶ A base de sumadores desarrollar otras aplicaciones como por ejemplo un restador



Este dispositivo puede verse como
 $A - B = A + (-B)$, para la conversión del
operando B se emplea la codificación en
complemento a dos.



Problema

- Diseñar un circuito que realice la operación aritmética:

$O = 5X + 2Y + Z$ para operandos X (x_1x_0), Y (y_1y_0) y Z (z_1z_0) de dos bits, utilizando el menor número posible de semisumadores de dos bits de operandos de entradas A (a_1a_0) y B (b_1b_0).

