

# Sumadores Lógicos


Electrónica Digital

G10 - Javier Frances Hevia



# Elementos de la Presentación

- Descripción conceptual
- Ejemplo comercial
- Aplicaciones
- Problemas propuestos




# Descripción conceptual

- Los sumadores lógicos realizan la operación aritmética de la suma.
- Normalmente las operaciones se realizan en código binario, si bien pueden desarrollarse sumadores en otros formatos.
- Es importante evaluar el tamaño y la velocidad a la que trabajan en función de lo que busquemos
- El elemento mas simple de los circuitos sumadores es el Half-Adder. Realiza sumas de 2 elementos de 1 bit.

# Sumador Half-Adder

- Realiza la operación aritmética de la suma de 2 operandos de 1 bit.
- Tiene 1 bit de acarreo de salida.
- Está formado por una puerta XOR y una AND.



A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$S = A \oplus B$$


$$C = A B$$

# Sumador Full-Adder

A	B	C <sub>i</sub>	C <sub>o</sub>	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$$S = A \oplus B \oplus C_i$$
$$C_o = AB + AC_i + BC_i$$

- Se forma con 2 Half-Adders y una OR
- Tiene 1 bit de acarreo de entrada y otro de salida.






# Sumadores de N bits

- Si se pretende hacer un sumador de N bits, el único problema a solventar es la aparición (y desplazamiento) de los acarreos.
- El Full-Adder es el elemento básico para realizar circuitos sumadores complejos.
- Lo mas sencillo es la distribución Ripple (serie)

# Sumador Ripple

- Permite realizar la suma de 2 elementos de N bits.
- Se forma colocando N Full-Adders en serie.






## Características:

- El primer término que se obtiene es el menos significativo y el último es el más significativo.
- La salida es de **N+1** bit, ya que el acarreo del último término es parte de la solución.
- No tenemos la solución correcta hasta que se cumplan los tiempos de propagación de todos los sumadores. Implica lentitud. **PROBLEMA**



# Sumador Carry Look-Ahead

- El problema de la propagación se solventa anticipando el acarreo.
- Para cada bit, las salidas de acarreo y de suma son independientes de los bits anteriores.
- Por tanto, si el efecto de propagación se ha eliminado, se obtiene el resultado mas rápidamente.



El acarreo puede generarse por 2 motivos:

- Se genera acarreo en la propia etapa del sumador.  
**Generado**

$$G_j = A_j * B_j$$

- Proviene de la etapa anterior. **Propagado**

$$P_j = A_j \oplus B_j$$

Por tanto el acarreo producido en la etapa  $i$ -ésima  $C_i$  será porque se genera o propaga y se expresa como:

$$C_i = G_i + P_i C_{i-1} = A_i B_i + (A_i + B_i) C_{i-1}$$

## Ejemplo de Carry Look-Ahead de 2 entradas de 4 bits.

1) Anticipamos los acarrees de cada término:

$$T1 \quad \begin{cases} P_j = A_j \oplus B_j \\ G_j = A_j B_j \end{cases}$$

2) Generamos los acarrees de manera independiente de las entradas:


$$T2 \quad \begin{cases} C_1 = G_0 + P_0 C_i \\ C_2 = G_1 + P_1 C_1 = G_1 + P_1 (G_0 + P_0 C_i) = G_1 + P_1 G_0 + P_1 P_0 C_i \\ C_3 = G_2 + P_2 C_2 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_i \\ C_4 = G_3 + P_3 C_3 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0 + \\ \quad + P_3 P_2 P_1 P_0 C_i \end{cases}$$

3) Generamos las salidas en función de los acarrees:

$$T3 \quad \begin{cases} S_0 = P_0 \oplus C_i \\ S_j = P_j \oplus C_j \end{cases}$$


Ejemplo de Carry Look-Ahead de 2 entradas de 4 bits.

El circuito se forma de la siguiente manera a partir de T1, T2, T3




Con este circuito se obtiene la solución de manera mucho más rápida que con un circuito Ripple, si bien se utilizan muchos más elementos lógicos. **PROBLEMA**

Concretamente, las ecuaciones que definen los acarrees son cada vez más grandes, luego no es rentable continuar aumentando el circuito. Una solución es poner sumadores Carry Look-Ahead de 4 bits en serie.




# Sumador Carry Select

- En este circuito sumador se incluyen multiplexores y la idea es similar al del Carry Look-Ahead y se pretende anticipar el acarreo.
- Se realizan todas las sumas simultáneamente, con la particularidad de simularlas con o sin acarreo. Luego, el acarreo real determinará cual de las dos soluciones es la correcta.



# Sumador Carry Select

- El tiempo de propagación de este sumador depende del tiempo de propagación de la primera etapa, más el tiempo de propagación de los multiplexores para propagación del acarreo. Sigue necesitando mucha más lógica que el Ripple. **PROBLEMA**



# Sumador comercial - 74LS83




Circuitos comerciales: 74'83. Sumador de 4 bits con estructura interna de carry look-ahead. El circuito opera como sumador suponiendo las entradas y salidas en polaridad positiva o en polaridad negativa.

$$C_0 + (A_1+B_1)+2(A_2+B_2)+4(A_3+B_3)+8(A_4+B_4) = \Sigma_1+2\Sigma_2+4\Sigma_3+8\Sigma_4+16C_4$$

Where: (+) = plus

	C <sub>0</sub>	A <sub>1</sub>	A <sub>2</sub>	A <sub>3</sub>	A <sub>4</sub>	B <sub>1</sub>	B <sub>2</sub>	B <sub>3</sub>	B <sub>4</sub>	Σ <sub>1</sub>	Σ <sub>2</sub>	Σ <sub>3</sub>	Σ <sub>4</sub>	C <sub>4</sub>
Logic Levels	L	L	H	L	H	H	L	L	H	H	H	L	L	H
Active HIGH	0	0	1	0	1	1	0	0	1	1	1	0	0	1
Active LOW	1	1	0	1	0	0	1	1	0	0	0	1	1	0


(10+9 = 19)  
(carry+5+6 = 12)




Co y Ci están cambiados en el ejemplo

# Sumador comercial - 74LS83

- En este ejemplo se realiza un sumador de 8 bits con un integrado 74LS83






# Aplicaciones de los sumadores

- Los sumadores son la base de cualquier ALU (unidad aritmético lógica)
- Con ellos podemos realizar otros operadores, como una resta o una multiplicación.
- Por ejemplo otra aplicación sería el conversor BCD en exceso a 3


# Convertor BCD exceso a 3

- El código BCD en exceso a 3 es ampliamente utilizado en electrónica digital. Y simplemente con un sumador obtenemos un convertor entre BCD y BCD en exceso a 3.




# Restador

- Un restador se realiza con un sumador suponiendo los operandos en complemento-2.
- En este caso, al estar A y B en 4 bits en c-a-2, el resultado de la resta R tiene tantos bits como las entradas, el acarreo de salida no se utiliza y existe la posibilidad de que se produzca “overflow”.




# Sumador / Restador

- Siguiendo el esquema anterior podemos realizar un sumador / restador con un selector.
- Si  $C=0$  realiza una suma (Y se queda tal cual)
- Si  $C=1$  realiza una resta (Y cambia 1's por 0'a)



A B	X
0 0	0
0 1	1
1 0	1
1 1	0



# Ejercicios Propuestos

- A partir de un Half-Adder diseñar un Half-Subtractor (realizar primero la tabla de verdad)
- Diseñar un sumador de 8 bits con dos sumadores de 4 bits mediante el método Ripple y Carry-Select. Comparar número de niveles, puertas y tiempos de propagación.
- Diseñar un multiplicador de 2 entradas de 3 bits con semisumadores y sumadores completos de 1 bit
- Diseñar un circuito que realice la siguiente operación con operandos de 2 bits y usando sumadores de dos bits:  
 $Z=5*A+2*B+C$
- Diseñar un sumador de códigos BCD (Nota: el código BCD está definido de 0 a 9)



## Fuentes consultadas:

- Apuntes de la asignatura:

- [http://personales.unican.es/manzanom/EDigitalI/Tema\\_V.pdf](http://personales.unican.es/manzanom/EDigitalI/Tema_V.pdf)

- [http://personales.unican.es/manzanom/EDigitalI/Sum\\_G5\\_08.pdf](http://personales.unican.es/manzanom/EDigitalI/Sum_G5_08.pdf)

- [http://personales.unican.es/manzanom/EDigitalI/Sum\\_G11\\_08.pdf](http://personales.unican.es/manzanom/EDigitalI/Sum_G11_08.pdf)

### Otras fuentes:

- <http://es.wikipedia.org>

- <http://www.terra.es/personal3/rtamayo/Archivos/Tema4.PDF>

- [http://www.uned.es/cabergara/ppropias/Morillo/web\\_etc\\_II/4\\_alu/transp\\_alu.pdf](http://www.uned.es/cabergara/ppropias/Morillo/web_etc_II/4_alu/transp_alu.pdf)