

Ingeniería Técnica de Sistemas Electrónicos.
Escuela Técnica Superior de Ingeniería Industrial y de Telecomunicación.
Electrónica Digital I.

Se valorará la corrección del trabajo así como la presentación del mismo. La presentación puede hacerse a mano o por ordenador. Deben entregarse también los ficheros de Espresso, Circuito Maker o Quartus II generados para realizar los apartados del trabajo, y mostrar personalmente que funcionan de forma correcta.

Incluir una referencia al tiempo utilizado para hacer todo el trabajo (resolución y presentación), y el trabajo realizado por cada miembro del grupo indicando el tanto por ciento del trabajo total y las tareas realizadas.

Trabajo nº 2a:

1º. Dada la función lógica $F(A, B, C, D)$ que se indica:

(VER HOJA POR GRUPO)

- Diseñar con Circuit Maker el circuito digital que se corresponda directamente con la función lógica sin reducir y obtener mediante simulación su tabla de verdad.
- Reducir la expresión lógica en lo posible mediante los teoremas y postulados del álgebra de conmutación.
- Diseñar con Circuit Maker un circuito digital que se corresponda con la expresión lógica reducida y comprobar que su tabla de verdad coincide con la de la expresión sin reducir.

2º. Dada la siguiente función lógica $F(A, B, C, D)$:

(VER HOJA POR GRUPO)

- Encontrar una función lógica mínima en dos niveles utilizando el Mapa de Karnaugh.
- Encontrar una función lógica mínima en dos niveles usando el método de Quine-McCluskey.
- Encontrar una función lógica mínima en dos niveles usando Espresso.

Comparar las soluciones obtenidas (deberían ser iguales o al menos del mismo tamaño) e implementar una de ellas mediante Circuit Maker comprobando su funcionamiento.

Fecha tope de entrega: 5-Nov-2010.